在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: dager168

[资料] Verilog_Testbench设计技巧和策略

[复制链接]
发表于 2016-11-11 13:46:15 | 显示全部楼层
good good good
发表于 2016-11-11 16:23:29 | 显示全部楼层
谢谢,正需要,很有帮助
发表于 2016-11-30 09:52:58 | 显示全部楼层
看看,学习
发表于 2017-2-4 23:24:44 | 显示全部楼层
方法纷纷
发表于 2017-2-8 17:01:04 | 显示全部楼层
希望真的很有用
发表于 2017-2-8 17:35:44 | 显示全部楼层
Verilog用得人多,开发和验证
发表于 2017-2-20 16:25:06 | 显示全部楼层
好东西,看看了,谢谢楼主分享啦
发表于 2017-2-20 20:28:57 | 显示全部楼层
好的  谢谢
发表于 2017-2-21 14:33:18 | 显示全部楼层
好贴,非常感谢
发表于 2017-2-22 02:13:21 | 显示全部楼层
感谢楼主!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 11:22 , Processed in 0.021359 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表