在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7099|回复: 44

[资料] Verilog_Testbench设计技巧和策略

[复制链接]
发表于 2015-2-28 12:35:31 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
介绍Verilog_Testbench设计技巧和策略,思路很好!

Verilog_Testbench设计技巧和策略.pdf

124.03 KB, 下载次数: 792 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2015-2-28 15:53:09 | 显示全部楼层
看看,学习
发表于 2015-2-28 20:00:21 | 显示全部楼层
下来看看
发表于 2015-2-28 20:34:44 | 显示全部楼层
谢谢,看看呢
发表于 2015-3-1 03:01:53 | 显示全部楼层
3页纸?!不带这么赚钱的。
发表于 2015-3-1 10:26:03 | 显示全部楼层
学习下,谢谢
发表于 2015-3-1 10:54:43 | 显示全部楼层
回复 1# dager168


   学习下哈哈
发表于 2015-3-3 12:46:52 | 显示全部楼层
多谢分享
发表于 2015-3-3 12:47:44 | 显示全部楼层
多谢分享!!!
发表于 2015-3-3 13:48:30 | 显示全部楼层
謝謝分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 10:29 , Processed in 0.025771 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表