在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 12206|回复: 27

[求助] 带隙基准电压中的运放设计

[复制链接]
发表于 2015-1-22 14:15:30 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
OZYEH8_`EWGVS1G5N}JC6$L.png


这个运放中有三处地方都用到了这种NMOS管串联,PMOS串联的结构呢,好像叫什么Self-cascode structure,请问这样接的好处是什么???  我看那个差分输入管用的PMOS管串联,这样反而减小等效跨导,对噪声和失调都不利,那为什么还要这么接呢??  求高人指导
发表于 2015-1-22 15:39:37 | 显示全部楼层
这样就是把L增大了两倍吧,还有啥目的呢?坐等高手回答
发表于 2015-1-22 15:46:55 | 显示全部楼层
low power?
 楼主| 发表于 2015-1-22 15:55:55 | 显示全部楼层
回复 2# greatdilly


    谢谢你的回复,增大两倍的长度为什么不直接用一个长为2倍的PMOS管,而要两个PMOS管串联???
发表于 2015-1-22 16:54:49 | 显示全部楼层
回复 1# 何平

有分析是说在lowpower设计中,节约普通cascode 串联bias的2个管子中的1个,或者是节约1路bias。
我觉得还是有一些其它的好处,比如说在layout尺寸一样的前提下(近似地说,1个w/2l的管子,和2个w/l的管子在尺寸上相当),self cascode稍稍使得输出阻抗变大一点(20%左右)。在你的电路上作负载的P和N这2个currentmirror就是利用了这点。

differential input 上的使用,我不是很确定。由于管子的W/L比原来的W/2L要变大一倍,gm=sqrt(2I*KP*W/L)比原来的sqrt(2I*KP*W/2L)要大上sqrt(2)倍,是不是这个好处?
发表于 2015-1-22 17:00:03 | 显示全部楼层
回复 4# 何平

如果是我 肯定就直接L*2低功耗设计中是应该这样增大晶体管的L,不过看你电路里的尺寸,也不是特别低功耗的应用
也说不准版图匹配上有考虑
发表于 2015-1-22 17:21:38 | 显示全部楼层
跟模型有关系,两个单元管的效果并不是说就能用简单的几何加减就得到相同的作用。
在电路中设计者想按照自己的要求去任意设置管子的几何尺寸,但是实际上并做不到,所以制造工厂会提供一定几何尺寸大小的单元器件和模型供设计者使用,如果设计者想要高出倍数或几分之几的器件,则必须用标准单元管来进行组合。
两个10/10管子串起来和10/20也许差别不大,(尺寸大), 但是两个2/2串起来和2/4一管子的差别可能就比较大,工艺线宽越窄,差别会越大。所以在设计中还是老老实实地用厂商提供的模型的器件进行设计,否则
仿真的结果会和实际的结果会有意想不到的差别。
发表于 2015-1-22 21:48:06 | 显示全部楼层
就是增大L。 因为在小工艺下,比如28nm,L最大2um,如果要再大就这么搞。
发表于 2015-1-22 21:49:53 | 显示全部楼层
对噪声和失调都有益吧。如果L=2 和两个串联,后者offset小写,但占的面积也大。
发表于 2015-1-22 21:52:36 | 显示全部楼层
有时候不用L太大,也是layout 上的考虑。如果你的design L和W都一样,匹配是最好的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 12:54 , Processed in 0.023645 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表