带隙基准电压中的运放设计

苏AE86 · 发表于 2020-7-23 10:19:03

谢谢分享，学习了

wqzho · 发表于 2021-5-13 16:31:35

学习了，

hutuga · 发表于 2021-5-29 14:50:11

下边的管子处于线性区，作为源极负反馈电阻使用。

jinshuangzhen · 发表于 2021-12-24 10:29:00

看看

lzicd · 发表于 2023-8-17 12:23:57

lwjee 发表于 2015-1-22 21:48
就是增大L。因为在小工艺下，比如28nm，L最大2um，如果要再大就这么搞。

棒

lzicd · 发表于 2023-8-17 12:25:46

工大葫芦娃发表于 2016-8-24 17:43
个人理解：
这种self cascode的结构一般用在深亚微米的OP中，用来提高输出阻抗，从而提高增益。
原因：在深 ...

666666

lzicd · 发表于 2023-8-17 12:26:53

zy_gu@163.com 发表于 2015-1-22 16:54
回复 1# 何平

有分析是说在lowpower设计中，节约普通cascode 串联bias的2个管子中的1个，或者是节约1路bi ...

为什么可以增大20%

甜菜奶奶 · 发表于 2024-7-25 11:27:43

学习了

[求助] 带隙基准电压中的运放设计