在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2843|回复: 3

[求助] 何时应考虑使用后仿真debug?现在后仿真到底有什么作用和意义?求大神指点。

[复制链接]
发表于 2014-5-22 11:03:48 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 0223 于 2014-5-22 11:05 编辑

如果设计的电路在综合、布局、布线、反标注后用等价性检查工具检查后都是等价的而且PT分析也是满足的,这种情况下就可以不做后仿真减少仿真时间,提高设计效率;如果PT不满足,根据报告修改相应设计就行了。那么后仿真到底有什么作用和意义呢?什么时候应该考虑使用后仿真来debug呢?请大神指点。
 楼主| 发表于 2014-5-23 08:30:34 | 显示全部楼层
自己顶一下,跪求大神帮助。
发表于 2014-5-23 10:09:28 | 显示全部楼层
我个人的理解是:相当于进行抽检,也许能碰到因为PT约束错误、RTL不符合规范造成的时序问题。
还有就是,有些情况下,RTL和GATE功能不一致,靠Formality是查不出来的。比如关于不定态的传播。跑个后仿,在功能上也是抽检。
 楼主| 发表于 2014-5-26 09:37:38 | 显示全部楼层
谢谢orlye的回答,十分受用。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 10:57 , Processed in 0.016312 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表