formality使用svf文件的问题

似水如烟 · 发表于 2014-2-11 23:28:43

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由似水如烟于 2014-2-12 09:35 编辑

svf正确读入了，也正确写出了svf.txt的文件，但是在查看.log文件时发现，reg_constant，formality没有识别，即有关guide_reg_constant部分的内容formality没有加载，导致DC对register的一些优化（removed）行为，在formality中没有被识别出来，在进行RTL文件和网表文件gate.v进行match时出现了很多unmatched，报出的unmatched points提示全部为port。想问一下，通过怎么设置可以让formality可以识别reg_constant。出现的问题就是：在ref（RTL文件）中寄存器的输出端口为0，而impl中寄存器的输出端口为1，这样肯定是没法passing的。这种情况还挺多的。

想请教这种情况应该改进？

edwardk · 发表于 2018-11-18 20:05:32

学习中。。。。。。。。

[求助] formality使用svf文件的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1