place完成后如何分析timing

herrzhou

刚开始做block，没有头绪
求place完成后分析timing的基本思路和步骤
一般会有什么问题
不胜感激

renhonglei

主要分析建立时间，保持时间吧！根据你的时序要求看一下绝对路径

小干爹z2z

看看enable 什么的high fanout是不是opt了
report_timing 是否可以继续做下去 当然还有logic drc了

995331220

一般只看report_constraint -all    如果没太大的setup vio 就不管

jiancongwoo

我来回答下吧！(以下命令基于ICC，如果用到是EDI，请参考EDI的user guide，找出对应的命令)
1.check_timing,看下约束有没有问题，如果没有问题，进入下一步
2. report_qor， 看看各个scenario的 QoR
3. report_constraint -all， 看下Violation的情况。
4. report_timing, 看下具体的timing violation.
在这里得提醒下，只看setup， 上面有人提到的说法是错误的。

这里只是提到怎么分析，但是解决timing violation，你来告诉我。
这里我丢个问题给你，现在placement之后， WNS有-200ps的violation，请你告诉我如何解决？

herrzhou

回复 5# jiancongwoo

分析path，有以下几种方法：
    1.调整floorplan
    2.group path

smartyaya

上面jiancongwoo 说的差不多，如果有200p的violation 。
1：首先看下这条path是不是真的path，可以找你们的FE和DFT去确认。
2：如果是真的path，那这个violation产生的原因是什么，是clock skew太大，opt做的不好很多x1的cell，还是logic level 太长，真的很难搞，还是floorplan 做的不合理，导致path拉的太长，还是有congestion问题，导致path detour 太严重。。要case by case的分析。。

混乱三千年

回复 7# smartyaya

这和skew有什么关系？

david1126

please follow the jiancongwoo's comment.

david1126

placement is a very important step for the place and route.
since it's faster than detail route, you can find the problems quickly.
For an experienced engineer. floorplan and placement is very important,if you succeed in these two steps, then you should get the good result.