在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1489|回复: 0

[求助] dc做scan链,寄存器时钟问题

[复制链接]
发表于 2013-11-15 10:31:27 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大大,你们在用dc打scan链时是否遇到过,综合出来的网表中的某些寄存器在scan测试下无时钟输入的问题?我看了下综合出来的网表,并在测试模式开启时灌入scan_clk仿真,发现是综合出来的寄存器时钟逻辑关系不对,而这部分逻辑是dc产生的,并且在正常工作时没有问题,但一旦是scan测试,寄存器时钟就没有接上scan_clk。感觉这个问题是dc脚本导致的,请问,dc什么语句会导致这种错误呢?脚本无法粘贴,见谅。谢谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 04:25 , Processed in 0.015679 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表