在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8508|回复: 3

[求助] ISE时钟IP核使用的疑问

[复制链接]
发表于 2013-11-12 11:40:09 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大大,我的是ISE13.1的在添加时钟IP核Clocking Wizard 时如果Clock Manager Type 中的mode选择 Manual Selection之后再Primitive下面有DCM_SP和PLL_BASE和DCM_CLKGEN三个选项,请问这三个选项区别是什么,适用范围是什么?
发表于 2014-4-10 19:53:51 | 显示全部楼层
DCM是Xilinx FPGA的时钟管理模块,靠数字延迟完成的;而PLL是Altera FPGA的锁相环,模拟的。
发表于 2014-4-12 16:13:49 | 显示全部楼层
手动选择,需要你自己设置输入的时钟。
发表于 2018-12-18 09:44:10 | 显示全部楼层
学习中。。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 13:29 , Processed in 0.019542 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表