dc综合后为什么还有assign语句？

hongcai86 · 发表于 2013-7-15 15:05:40

您需要登录才可以下载或查看，没有账号？注册

x

DC综合后的.v文件中有assign 语句，这是什么情况？
综合前的语句：assign ttt=(enable)?ccc:8'hzz;
综合后每一位变成：assign n111=~ccc[0]; IT01D0(.I(n111),.OE(enable),.ZN(ttt[0]);

tanghaihua · 发表于 2013-7-22 13:44:56

compile 之前加上命令 set_fix_multiple_port_nets -all 试下，自己man下这个命令，看加上什么option合适

tanghaihua · 发表于 2013-7-22 13:49:30

如果情况不多，或干脆自己在网表中例化个inv替换下，如 INVHD4X inv_ccc0 (.A(ccc[0]),Z(n111));

zhongpeng366 · 发表于 2013-7-23 22:58:54

change_names -rule verilog -hier

messiwang · 发表于 2013-8-16 18:37:46

set_fix_multiple_port_nets -all -buffer_constants

liu675 · 发表于 2020-8-24 15:19:32

楼主怎么解决的？

qingtingsanmo · 发表于 2021-4-26 11:14:25

all designs 都设了set_fix_multiple_port_nets，还是去不掉

，楼主最后怎么解决的

[求助] dc综合后为什么还有assign语句？