cadence ams仿真调用verilog问题

xinhunlei

背景：尝试用ams做混合仿真，顶层用电路图方式搭起来， 会调用一个数字的顶层。数字部分是用verilog代码写的，而且数字顶层下面有底层模块，对应了多个verilog文件。
问题： 选择ncvlog ncelab ncsim作为数字部分仿真器，netlist and run之后 到elabrate这一步总是提示数字部分的底层模块unresolved，也就是没有找到，尝试在多个地方include底层模块的verilog文件，仍然无法解决，不知道要进行什么样的设置？还是必须要把verilog文件import到cadence的库环境里面来？

说得有点乱，不过熟悉的朋友应该能看懂吧？希望有朋友能够指点一下，搞了2天都没有搞定啊，没有思路的。

horace89

thanksdawsfaf

amodaman

你的Config view可以看到那些unresolved的模块吗？看到的是verilog代码还是别的view?

xxwan

回复 3# amodaman


   你好，我在AMS仿真时，如果verilog内部有嵌套模块的话，也遇到了这种情况。之前我是把内部调用的verilog模块，分离出来，再单独做了个symbol。   想请教一下，如何能在AMS中直接调用内嵌子模块的verilog模块?

amodaman

回复 4# xxwan


    最简单的就是把代码合并到一个文件里面。如果不能合并的话，有两种方式，１）源代码里面写明路径，这样就绕开了netlister, 2) config　view的组织里面,通过netister的能够辨识的symbol传递。

tangyaoyun

回复 1# xinhunlei

你吧要调用的模块放到一个文件里，然后在config中指明这个文件的完整路径

zzczx

config里面怎么指明文件路径？9

xxwan

回复 5# amodaman
Thanks！我建一个数字模块的top级Symbol，接着在AMS simulation 的ams option中，把文件目录指向调用子模块的verilog文件地址，通过编译了，可以跑了。这是不是你提供的第二种方法，不是很确定？

xxwan

回复 5# amodaman
Thanks!我建了个数字电路Top级的Symbol，接着在AMS Simulation中的ams option选项，把路径指向存放调用的数字verilog的文件地址。同过编译，可以跑了。 这是你建议的第二种方法吧，可以跑了。AMS HED中的symbol，似乎跟Spetre HED中的symbol不太一样？

amodaman

回复 9# xxwan


    Symbol的唯一作用就是用图形表示netlister所做的事情，仅仅是一张图而已。关键是netlister需要按照你的设计思想起作用，在各个抽象的电路层次之间拾取正确的单元，就是这么简单。不要被图形化的表示蒙混了。Simulator怎么会懂图形化的东西呢，都是最后的网表产生的矩阵起作用。搞清楚这一点，netlist是怎么生成的就不是那么神秘了，能反映设计者的意图就行！