在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: xinhunlei

[求助] cadence ams仿真调用verilog问题

[复制链接]
发表于 2024-4-3 16:45:58 | 显示全部楼层
请问各位大佬,有没有对virtuoso的ams混仿比较熟的,有知道:混仿时有里添加了连接的库有L2E这种,但是一个verilog代码的输出没法传输入给另外一个相同代码的输入端口,是没有D -TO-D这种设置吗?本来以为是Verilog编译里面irun.log里面有nostdout,但是第一级分频器的输出又能在仿真波形那里看见,我找了几天也没找到解决办法,

事情是这样的:在跑pll混仿的时候,开始都很正常,有一次加了一个新的23分频器的代码之后,就仿不成功了,几个级联的23分频器代码不能连接了,只有第一级23分频器有正确输出,从这之后的分频器在ADE L的仿真波形里都没有输出,导致整个pll环路不能正常工作,卡了好几天实在是不知道怎么改了(哭)
发表于 2024-9-12 16:56:50 | 显示全部楼层


liuzhuozhuo 发表于 2024-4-3 16:45
请问各位大佬,有没有对virtuoso的ams混仿比较熟的,有知道:混仿时有里添加了连接的库有L2E这种,但是一个 ...


解决了嘛哥
发表于 2024-11-12 13:56:14 | 显示全部楼层
verilog 模块例化的时候,涉及到调用子模块,可以在config中将global bindings的library list 加入写了verilog model的库,这样子模块就可以正常调用了
发表于 2024-12-18 12:20:59 | 显示全部楼层
本帖最后由 雪魂 于 2024-12-18 12:38 编辑

经过验证43楼是可以的
发表于 2025-3-21 19:10:22 | 显示全部楼层
本帖最后由 cccg 于 2025-3-21 19:21 编辑

顶层调用模块可以用include方式,也能跑仿真,但是仿真的结果只能看到顶层内部的节点,子模块内部的节点看不到,因为没有instance号,这个怎么解决呢?

已解决,原来是没有保存该层次
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-1 18:32 , Processed in 0.019283 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表