matlab 在IC设计中的作用

zhengjq01 · 发表于 2013-5-13 15:44:51

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

matlab 在IC设计中的作用，一直没有搞明白，matlab在IC设计中的作用是什么，不过经常看到论坛说Matlab建模然后verilog仿真。这是怎么一回事。

吾老公 · 发表于 2013-5-13 20:10:55

作用很大，比如做gm/ID的设计。还有比如PLL的系统设计

zhengjq01 · 发表于 2013-5-14 09:05:15

回复 2# 吾老公

能稍稍具体点吗，比如PLL的那一部分需要用到matlab。

蓝翔 · 发表于 2013-5-14 10:41:42

其实就是系统建模问题，底层模块（比如一个放大器）也许只用hspice就能弄好，可是当你设计一个稍微顶层一点的，比如SD ADC，你怎么确定其中放大器的参数，增益多少合适，带宽多少满足要求，多大的时钟抖动我能接受，，等等一系列的问题，这时需要一种快速的仿真方法，matlab是不错的选择，当然，其他的诸如verilog-A也可以进行系统级的仿真

zhengjq01 · 发表于 2013-5-14 10:47:45

回复 4# 蓝翔

这才是真正的高人。领教了。十分感谢

jiang_shuguo · 发表于 2013-5-14 10:58:42

回复 4# 蓝翔

你尝试过用verilog-A对SD ADC建模么？我做DCDC环路用verilog-A建模感觉很好用，关键是可以将实际模块带入系统中，验证实际模块哪些非理想因素带来性能和功能问题，而matlab就不能。所以我首选verilog-A。

蓝翔 · 发表于 2013-5-14 11:10:27

回复 6# jiang_shuguo

其实对于SD ADC ，非理想性都可以用matlab建模，当初做那个 CT SD ADC时，积分器的非理想性是用的verilog-A，是比较方便，但是我不知道怎么把时钟抖动带来的影响引入到verilog-A，你知否？

JoyShockley · 发表于 2013-5-14 11:32:07

请教verilog-a建模和matlab建模的异同，个人直观感觉matlab应该建模能力更加强大。

版主能否细致的比较一下？谢谢了

jiang_shuguo · 发表于 2013-5-14 11:49:59

回复 8# JoyShockley

应该各有优点，matlab确实强大，但没法带入实际电路。

jiang_shuguo · 发表于 2013-5-14 11:50:49

回复 7# 蓝翔

这个不会。感觉应该也能带入。

[讨论] matlab 在IC设计中的作用

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2