在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
楼主: zhengjq01

[讨论] matlab 在IC设计中的作用

[复制链接]
发表于 2015-1-21 12:10:28 | 显示全部楼层
谢谢分享
回复 支持 反对

使用道具 举报

发表于 2015-5-23 11:22:39 | 显示全部楼层
涨姿势
回复 支持 反对

使用道具 举报

发表于 2015-11-15 10:23:38 | 显示全部楼层
回复 6# jiang_shuguo

大神,能不能看看你的DCDC的verilog-A的代码啊
回复 支持 反对

使用道具 举报

发表于 2015-11-15 12:13:24 | 显示全部楼层
本帖最后由 lovekeduo 于 2015-11-15 12:15 编辑

回复 17# zhongbo1127 大哥,verilogA所谓系统级描述弱是指那方面呢?用行为级器件搭建电路,还不够吗
回复 支持 反对

使用道具 举报

发表于 2015-11-15 12:17:09 | 显示全部楼层

应该是用verilogA的器件搭建电路吧,cadence自带的verilogA库里器件的就可以

回复 24# qq354790995
回复 支持 反对

使用道具 举报

发表于 2015-11-15 12:32:57 | 显示全部楼层
OK OK OK OK OK OK OK OK OK
回复 支持 反对

使用道具 举报

发表于 2015-11-16 01:41:10 | 显示全部楼层
長知识~感謝!!
回复 支持 反对

使用道具 举报

发表于 2016-2-21 18:06:00 | 显示全部楼层
谢谢分析
回复 支持 反对

使用道具 举报

发表于 2016-2-21 18:07:16 | 显示全部楼层
谢谢分享
回复 支持 反对

使用道具 举报

发表于 2016-2-21 18:09:43 | 显示全部楼层
谢谢分享
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-4 13:39 , Processed in 0.015146 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表