设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 混频器的verilog-A模型，求大神详解
返回列表 发新帖
查看: 2780|回复: 3

[求助] 混频器的verilog-A模型，求大神详解

[复制链接]
hustanghu
发表于 2015-10-23 18:21:13 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
1.jpg
2.jpg
3.jpg
4.jpg
mix, Verilog-a, 混频器, 建模, 射频前端

相关帖子
回复

举报

hustanghu
 楼主| 发表于 2015-10-23 18:25:41 | 显示全部楼层
I(out_int)<+-2*a2/(a2limit*4/`M_PI)*(a1*rgain-a1*a1*a1*c3)/sqrt(rout)这句是什么意思
回复 支持 反对

举报

hustanghu
 楼主| 发表于 2015-10-23 18:26:34 | 显示全部楼层
或者有哪位大神可以把整个代码详解一下，实在不是很明白
回复 支持 反对

举报

hustanghu
 楼主| 发表于 2015-10-25 16:39:18 | 显示全部楼层
为什么没有人，自己顶一个
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:51 , Processed in 0.019860 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表