CML高速输出缓冲电路问题

mcgrady · 发表于 2013-5-14 07:51:46

最后一级电阻负载应该是50欧姆。
zifenti 发表于 2013-5-12 13:00

登录/注册后可看大图

大侠解释一下吧
我昨天看到个也说最后一级负载是50
好像dc没考虑pcb的差分阻抗，没想明白

jiang_shuguo · 发表于 2013-5-14 09:02:43

回复 30# mcgrady

我的问题就在这里：看传输函数是先零点后极点，然后你看阶跃响应，过程为先直接跳到0.5Vstep 后逐渐上升到Vstep。你就根据他们的先后顺序判断开始直接跳到0.5*Vstep是因为零点，后面逐渐上升到1*Vstep是因为极点（上升的时间常数是2RC）？
如果你这个正确，那么一定会有一个频域到时域的变换，那么你这道这个函数关系么？

jiang_shuguo · 发表于 2013-5-14 09:05:45

回复 32# mcgrady

麻烦你用matlab将(1+sRC)/(1+2*sRC)变换下，可以得到关于RC的时域关系。

mcgrady · 发表于 2013-5-14 10:31:44

回复 mcgrady

麻烦你用matlab将(1+sRC)/(1+2*sRC)变换下，可以得到关于RC的时域关系。
jiang_shuguo 发表于 2013-5-14 09:05

登录/注册后可看大图

(1+sRC)/(1+2sRC)=[1/(1+2sRC)]+[0.5 * 2sRC/(1+2sRC)]

前面是1阶RC Low pass filter
后面是1阶RC High pass filter
这样结果可以看出来了

但就传输函数可以这样分析

我现在怀疑的是传输线50 Ohm直接这样算可能是不对的