在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: nervalt

[求助] CML高速输出缓冲电路问题

[复制链接]
发表于 2013-5-9 09:40:45 | 显示全部楼层
你的时钟是多少的?图上看不清!
根据不同的时钟选择不同范围的Cap
一般几pF到几nF的范围
发表于 2013-5-9 13:53:36 | 显示全部楼层
是不是带宽不够?电容负载这么大,这个不是有RC决定的么
 楼主| 发表于 2013-5-9 17:10:40 | 显示全部楼层
回复 10# mcgrady


    谢谢麦蒂指导!
 楼主| 发表于 2013-5-9 17:13:35 | 显示全部楼层
回复 11# semico_ljj


    我的时钟是1.25Ghz,图中的眼图是用这个时钟的鉴相器里恢复出来的数据。
 楼主| 发表于 2013-5-9 17:14:41 | 显示全部楼层
回复 12# wpbuaa


    电阻值是确定的,电容值听说大概这个范围,然后自己瞎调了仿真的。
发表于 2013-5-9 20:24:13 | 显示全部楼层
Cap要变小!
100p~200pF范围应该够了
发表于 2013-5-9 20:29:08 | 显示全部楼层
回复 16# semico_ljj


    这个结论怎么来的? 电容越小不是越斜吗..
还是我分析错了..
发表于 2013-5-10 22:02:04 | 显示全部楼层
 楼主| 发表于 2013-5-11 22:10:26 | 显示全部楼层
回复 18# ygchen2


    电容值80nF的话效果确实好多了,几乎完全平直了。
 楼主| 发表于 2013-5-12 14:28:16 | 显示全部楼层
回复 20# zifenti


    这是看的论文里面的,说负载阻抗过低会使得驱动十分困难,作为折中将负载电阻设为100欧,虽然会有一定发射,但驱动会变得容易一些。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-6 07:59 , Processed in 0.022790 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表