CML高速输出缓冲电路问题

ygchen2

大侠解释一下吧
我昨天看到个也说最后一级负载是50
好像dc没考虑pcb的差分阻抗，没想明白
mcgrady 发表于 2013-5-14 07:51

                               
登录/注册后可看大图

如果单端负载是50，差分应该是100。

ygchen2

回复 41# mcgrady

只想提供一个耦合电容在DP要求是70n~200nF.自己套一下你的理论看看是什么情形。

mcgrady

想不明白
不要买关子啦，给大家讲讲原因嘛

ygchen2

自己的理解：

与RF不同，这里的应用环境是宽带的AC耦合，是个高通滤波器，理想的状况应该是耦合电容的阻抗远小于负载电阻在所关心的频带都成立。换句话说，从这个角度讲是越大越好，电容不够大的话，低频端信号会部分被滤掉造成损失，从而影响信号完整性。但是除成本考虑之外，初始充电所需时间也会随着电容的增大而增加，而且大到一定程度，带宽已经足够，电容继续增大也不会对减少信号损失有太大帮助。基于这些权衡，有些标准会给出AC耦合电容取值范围以免选值不当损害系统整体性能。

mcgrady

回复 45# ygchen2


我感觉你说的就是30楼的传输函数
考虑到DC点的建立，电容当然不能太大
但交流上来看，先跳一半，再慢慢充放到满幅度是不会有问题的

ygchen2

回复 46# mcgrady

你的AC耦合看起来好像可以传超低频信号？s->0时传输增益为1。

mcgrady

回复  mcgrady

你的AC耦合看起来好像可以传超低频信号？s->0时传输增益为1。
ygchen2 发表于 2013-5-16 21:47

                               
登录/注册后可看大图

    楼主仿真的是dc block电容前面的点，所以我算的是电容前面的传输函数
当然实际上要看电容后面的点

mcgrady

现在问题是传输线阻抗是特性阻抗，不计入实际的计算
这两天看了点，觉得20楼说得对，最后一级负载应该接50欧姆
有没有大牛再解释，谢谢了

mcgrady

现在问题是，这两天看了点传输线的东西，觉得20楼说的是对的，最后一级应接50欧姆
资料上说传输线的50是特征阻抗，感觉不计入实际的计算
有没有懂的大牛再解释下

ygchen2

现在问题是，这两天看了点传输线的东西，觉得20楼说的是对的，最后一级应接50欧姆
资料上说传输线的50是特 ...
mcgrady 发表于 2013-5-16 22:17

                               
登录/注册后可看大图

从传输线的一端只能看到其特征阻抗，前提是传输线另一端阻抗是匹配的。否则看到的阻抗与传输线特征阻抗不同，所看到的值就与负载有关。