综合时哪些cell不用用？用了个AND2ST3X，7ns的延时

y3rike · 发表于 2013-4-7 15:52:56

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

rt，
AND2ST3X延时过大直接导致timing 崩掉。

查了下没查到相关资料

请教下坛子里大侠

综合时，哪些cell需要禁掉？

y3rike · 发表于 2013-4-7 15:56:33

---------------------------------------------------------------------
U14/A (AND2ST3X) 0.00 44.38 r
U14/Z (AND2ST3X) 7.95 52.33 r
--------------------------------------------------------------------
查了下lib文件，cell延时没这么大，难道是线延时？这个cell是连接logic到io的

magic114 · 发表于 2013-4-8 09:25:01

如果是连接到IO的，可能是U14/Z 处的loading cap 太大，才导致这个cell的cell delay这么大的。

report_timing - trans -cap 看一下

y3rike · 发表于 2013-4-8 16:01:56

cap    trans    incr       path
NAND2B1ST3X                                                          0.03    0.13    0.19    0.43 r

i2c_logic/sdata_o (i2c_logic)
  U11/Z (AND2ST3X)                                                    5.01    13.62    7.85    8.28 r
  i2c_o (out)                                                                            13.62    0.04    8.32 r
  data arrival time                                                                                                 8.32

y3rike · 发表于 2013-4-8 16:03:01

非常感谢，有个5.01pf的电容
为啥这个地方会加这么大的电容呢？？

y3rike · 发表于 2013-4-9 09:11:15

因为要设个case_analysis ,详细请参见
http://bbs.eetop.cn/thread-388174-1-1.html
所以这个地方没有约束到，所以就冒出来这么大的loading cap

但是试了下set_max_delay,约束是约束上了
但是不见效果，消不掉这么大的loading cap

                                                                                 cap    trans    incr       path
NAND2B1ST3X                                                          0.03    0.13    0.19    0.43 r

i2c_logic/sdata_o (i2c_logic)
  U11/Z (AND2ST3X)                                                    5.01    13.62    7.85    8.28 r
  i2c_o (out)                                                                            13.62    0.04    8.32 r
  data arrival time                                                                                                 8.32

  max_delay                                                                                              4.00    4.00
  output external delay                                                                            0.00    4.00
  data required time                                                                                                 4.00
  ------------------------------------------------------------------------------------
  data required time                                                                                              4.00
  data arrival time                                                                                                 -8.32
  ------------------------------------------------------------------------------------
  slack (VIOLATED)                                                                                                 -4.32

[讨论] 综合时哪些cell不用用？用了个AND2ST3X，7ns的延时

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2