门控时钟中的latch能不能替换成flip-flop

tomtom200

无法看到附件啊！

tomtom200

谢谢你的回答

sjtusonic

回复 10# angangang3484


    求图2~

angangang3484

回复 13# sjtusonic


   图2就是ts.PNG，在下面的有绿色箭头的那张。

sjtusonic

回复 10# angangang3484


    在这个图里面：

ts.PNG (10.92 KB)

如果EN信号每个clk周期翻转>=两次的话，它就不是一个与clk同一时钟域的时序电路产生的信号了吧？

咱们讨论CG的大前提应该是同步逻辑电路间的交互，

在讨论问题时这个大前提不应当被超越：）

其它就是些小问题：

对latch的时序来说，一般叫做Trecovery和Tremoval，对应DFF的setup和hold

还有，一般latch的Tc-q会小于Td-q一点，要不你再完善一下下？

angangang3484

回复 15# sjtusonic


   首先谢谢你指出Td-q比Tc-q大。
   1.没有规定EN信号必须是在clk这个时钟域中产生，其他时钟域产生的EN信号也可以控制CG的。EN信号为高的两段电平，第一段我画得短只是表明EN信号同样必须满足setup和hold时间，第二段高电平是为了表明EN信号在latch中的传输时间Td-q。假如EN信号为高电平好几个周期也不会影响这个ts.PNG这个图的正确性，这是一种缩略的画法。
   2.你说的同步逻辑电路是同步时序逻辑电路吗？这个CG只有一个时钟clk，没有第二个时钟，不是异步时序逻辑电路。


   3.我接触到latch时看到的资料对建立时间和保持时间都命名为Ts和Th等，没见过Trecovery和Tremoval的命名方法，请提供这种命名的资料。

   
   

sjtusonic

回复 16# angangang3484


     1和2，建议你多编编RTL再看看仿真波形，
记得我初学前端编代码时也总觉得某些信号一时钟周期内就能形成我想要的值，但往往事与愿违。

   3.这个是我迷糊了，recovery/removal是跟reset的: )

angangang3484

回复 17# sjtusonic


   我之前是做前端设计的，刚入后端不到一年时间。你说参考lib文件，恕我愚昧，我只知道lib文件中只有在各个conner下的delay值等信息，并没有对setup和hold等命名。不知道你说的lib文件时什么样的文件？
对latch的setup和hold命名或叫法是次要的，我们集中到主要问题上来，主要问题是你怀疑我的图画得不对，与事实不符。





如图latch.PNG，
这是一个低电平有效的latch，以及波形。EN的第二个高电平我想你也没意见了吧，就是表明Td-q这段时间。
对EN的第一个高电平，我想说的是latch在clk有效电平（低电平）结束时，EN必须满足setup和hold，才能使输出信号q发生跳转。
这不是D-flip-flop的波形。

版大，你觉得我画得不对，请指出：)

sjtusonic

回复 18# angangang3484


    神武的陈版主在6楼已经发话了嘛，关于latch的优点应该是：

“用latch可以borrow timing，即便enable信号不满足setup,也可以成功采到实现gating功能。
如果用Flop，一旦因为干扰或者时序本身的问题，很可能导致第一拍采不到数，会使得gating的时序落后一拍，如果时序要求严格，会产生问题。”




关于图嘛，之前10#的是这样

                               
登录/注册后可看大图

后半截很奇怪的说，
现在改成这样：

                               
登录/注册后可看大图

                               
登录/注册后可看大图

已经好多了，而且EN第二个posedge那一点已经把clk低电平时的borrowing体现出来了不是吗？

知识总是越讲越明白的嘛

yl5495

呵呵，我自己有个备份，害怕像以前的EDACN那样，当机后，什么都丢了
陈涛 发表于 2013-1-11 14:49

                               
登录/注册后可看大图

    我在EDACN上，全部都丢了！