cou core

tonyliu76

我们设计了一个51的cpu core，通过FPGA验证是正确的，但是流片后其功能就只能在一个很小的电压范围内才能实现了（1.7~3.7V),并且输入时钟频率也并不能高于7M，否则就失去了正确的功能，后来我固定输入时钟的频率（4M左右），幅值（5V），改变其输入电压，发现其地址线在1.7~3.7V为正确的波形（幅值，频率），例如输入时钟3.0M,地址线A1上正确波形频率应为4分频即为775KH,但是当输入电压超过3.7V后，A0上的矩形波频率会从775KH突变为1.5M,那位大侠能够帮我考虑一下出现问题的原因。不胜感谢！