dc和pt下report_timing同一路径的delay不同的问题

AveryYoung · 发表于 2012-12-19 10:39:21

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 AveryYoung 于 2012-12-19 10:40 编辑

求助
某一路径原理图如下：
QQ截图20121219103133.png

功能很简单，将外部的rst_n信号打进clk，然后得到rst_n_syn，作为复位送到电路中其余寄存器的RB端。
pt下分析的是pre route的时序，虽然知道这个分析没有把保持时间修正，但问题不在这。
在dc中的约束和pt的约束全部相同，给rst_n加了set_ideal_network -no_propagate rst_n
rst_n的inputdelay认为是clk域下的0 delay。

在dc下报告report_timing -delay min
发现从reg/CK到reg/Q端时间为0.6ns
在pt下报告同样的timing
发现从reg/CK到reg/Q的时间为0ns。

如果我将pt中的约束去掉set_ideal_network -no_propagate rst_n。那么pt下这个路径的CK到Q的timing就和dc结果一直。

为何同样的约束在dc和pt下的report_timing时序不一样？
为何set_ideal_network（在pt下）在寄存器的D端会对Ck到Q的timing acrs产生影响？

y3rike · 发表于 2012-12-20 17:19:48

帮顶。。。
可能还有其他的不同吧

set_ideal_network设置的rst_n
同学
是不是搞错了啊。

AveryYoung · 发表于 2012-12-20 17:28:28

回复 2# y3rike

？能详细说下么？是我这里的表述错了，还是我的设置错了，不应该把rst_n定义为ideal network么？我的目的是希望dc下不优化rst_n的线网，交给pr去做即可

lz1920 · 发表于 2012-12-20 21:27:12

想不优化的话，你直接false path掉不就好了么，效果也差不多

AveryYoung · 发表于 2012-12-20 22:17:40

回复 4# lz1920

false_path 只能对时序的问题做不优化，但是如果是drv的问题，还是会有buffer

raga21 · 发表于 2018-1-6 17:57:20

Thanks...

[资料] dc和pt下report_timing同一路径的delay不同的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2