请问 Verilog 高手语法与ModelSim 问题?

nono2000

always @(posedge clk)                                                                     
begin                                                                                    
//  c16  <= ~c16;  这样写编辑ok,但是ModelSim 仿真不了?                                                                  
  if (c16 == 1'b1)
      c16 <= 1'b0;
  else
      c16 <= 1'b1;   
end

xkxaut0701

那肯定，时钟都没用进去，还是先把语法搞清楚再写吧，这是最简单的。

catcat_2

把复位加上，初态都没有，怎么取反输出啊。。

always @(posedge clk or posedge rst)                                                                  
begin
     if (rst)
         c16   <= 1'b0;
     else                                                                                    
   c16  <= ~c16;
end

nono2000

那肯定，时钟都没用进去，还是先把语法搞清楚再写吧，这是最简单的。
xkxaut0701 发表于 2012-12-19 09:36

                               
登录/注册后可看大图

编辑器测试OK,实际2种方式也正常,唯独 ModelSim不允许使用 c16  <= ~c16 ?不知道ModelSim 那里可设定Verilog2005?

nono2000

把复位加上，初态都没有，怎么取反输出啊。。

always @(posedge clk or posedge rst)                   ...
catcat_2 发表于 2012-12-19 10:09

                               
登录/注册后可看大图

你可以使用 ISE 或是 Quartus 测试看看不用RST,工作正常,但是唯独 ModelSim 动作异常?

tigerjade

应当是modelsim的版本或者其选择的verilog版本的问题，老版本的verilog里面，没有~操作符。

nono2000

应当是modelsim的版本或者其选择的verilog版本的问题，老版本的verilog里面，没有~操作符。
tigerjade 发表于 2012-12-19 10:40

                               
登录/注册后可看大图

我目前使用的是 Modelsim SE 10.1c 因该有,但是不知道怎么加载进去?

catcat_2

回复 5# nono2000

     ISE或者QUARTUS II，都会有自动全局复位模式的，开始跑之前，会把所有信号没复位的信号都拉到0。这跟SOF在硬件上跑是一样的。

     MODELSIM 不会有这个过程。。 你要不加个initial语句给C16一个初值，要么加个复位。C16的初始值都没有，就是个不定态，你就让它自己对自己取反，那输出的就是不定态。。你自己稍微想想就想通了。。语法先搞清楚。。

nono2000

回复  nono2000

     ISE或者QUARTUS II，都会有自动全局复位模式的，开始跑之前，会把所有信号没复位的 ...
catcat_2 发表于 2012-12-19 14:03

                               
登录/注册后可看大图

但是为什么我改成这样ModelSim就可以?C16 也不用给任何值?
if (c16 == 1'b1)
      c16 <= 1'b0;
  else
      c16 <= 1'b1;   
   

catcat_2

回复 9# nono2000


     当然了，改成if - else以后就有值了。if (c16为1)的时候，给c16拉到0；else (其他任何状态，包括不定态)，给c16赋值1。