设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 在cadence 里如何仿真带verilog-A的模块？
12345678910下一页
返回列表 发新帖
楼主: talanton

[求助] 在cadence 里如何仿真带verilog-A的模块？

[复制链接]
yangptzn
发表于 2015-11-8 14:56:57 | 显示全部楼层
学习中
回复 支持 反对

举报

mangangmsn
发表于 2015-11-13 14:37:11 | 显示全部楼层
谢谢，看看是否有用
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

小笨55
发表于 2016-4-17 21:33:41 | 显示全部楼层
先试试看啊
回复 支持 反对

举报

小笨55
发表于 2016-4-17 21:37:16 | 显示全部楼层
不错啊很好
回复 支持 反对

举报

cgczuuqd
发表于 2016-4-18 00:18:48 | 显示全部楼层
You could also use the AMS simulator together with verilog ams. that way, you can cosimulate digital with analog.
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

xievic
发表于 2016-4-18 09:05:04 | 显示全部楼层
多谢分享~~~
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

andyseu
发表于 2016-6-12 10:24:27 | 显示全部楼层
多谢分享多谢多谢
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

andyseu
发表于 2016-9-26 21:34:35 | 显示全部楼层
多谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

xianwu_hs
发表于 2017-3-25 00:51:46 | 显示全部楼层
学习中。谢谢
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

mr_possible
发表于 2017-3-29 05:57:04 | 显示全部楼层
回复 7# ryan_uestc


   感谢分享！
回复 支持 反对

举报

下一页 »
12345678910下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-12 20:25 , Processed in 0.024736 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表