在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: ALUOp

[资料] SystemVerilog Testbench Student Guide & Lab Guide 2011.12(可搜寻 PDF)

[复制链接]
发表于 2013-5-5 18:05:55 | 显示全部楼层
回复 1# ALUOp


   sssssssssssssssssssssss
发表于 2013-5-6 01:53:00 | 显示全部楼层
nice one bro
发表于 2013-8-8 00:57:23 | 显示全部楼层
扫描的,楼主辛苦了!
发表于 2013-8-25 12:23:43 | 显示全部楼层
谢谢楼主,传这么新的资料。
发表于 2013-9-26 12:30:00 | 显示全部楼层
gui aaaa!
发表于 2013-12-4 20:48:19 | 显示全部楼层
这个不错,学习下SV
发表于 2013-12-6 00:01:47 | 显示全部楼层
SFSFASFASFASFSD
发表于 2013-12-18 14:14:23 | 显示全部楼层
學習了謝謝樓主的
发表于 2014-1-6 18:01:24 | 显示全部楼层
Very large, but very thanks
发表于 2014-1-6 18:06:12 | 显示全部楼层
Can the background be removed to reduce size?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 22:51 , Processed in 0.022102 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表