在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: ALUOp

[资料] SystemVerilog Testbench Student Guide & Lab Guide 2011.12(可搜寻 PDF)

[复制链接]
 楼主| 发表于 2012-10-30 17:27:49 | 显示全部楼层
大侠过誉了,希望对大家有帮助。
发表于 2012-10-30 18:23:30 | 显示全部楼层
顶一个 谢谢
发表于 2012-10-30 18:24:03 | 显示全部楼层
先下载个看看怎么样
发表于 2012-11-2 00:31:22 | 显示全部楼层
thanks for share good job
发表于 2012-11-7 10:45:02 | 显示全部楼层
补一个lab material。

eetop.cn_ces_svtb_2011.12.tar

290 KB, 下载次数: 834 , 下载积分: 资产 -2 信元, 下载支出 2 信元

配套lab

发表于 2012-11-7 10:45:51 | 显示全部楼层
回复 11# ALUOp


   不了个lab material,希望弄到顶楼去。放后面恐怕没几个看到
发表于 2012-11-8 10:42:50 | 显示全部楼层
恩,是放后面看不到,楼主在顶楼注明下比较好,有代码对应起来比较好。
 楼主| 发表于 2012-11-9 14:36:43 | 显示全部楼层
发表于 2012-11-17 07:11:47 | 显示全部楼层
good stuff
发表于 2012-11-17 08:24:49 | 显示全部楼层
New ????????????
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-27 19:37 , Processed in 0.022077 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表