在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: ALUOp

[资料] SystemVerilog Testbench Student Guide & Lab Guide 2011.12(可搜寻 PDF)

[复制链接]
发表于 2012-11-23 06:40:30 | 显示全部楼层
这个也太大了。楼主辛苦了
发表于 2012-11-23 07:39:28 | 显示全部楼层
这个也太大了。楼主辛苦了
发表于 2012-11-23 22:54:13 | 显示全部楼层
不错,谢谢了
发表于 2012-11-24 01:04:22 | 显示全部楼层
好看好看
发表于 2012-11-24 21:56:02 | 显示全部楼层
SystemVerilog Testbench Lab Guide.pdf         24M     96页
SystemVerilog Testbench Student Guide.pdf  60.2M  372页
请楼主帮忙确认对应的两个文件对不对,谢谢!
发表于 2012-11-28 23:02:36 | 显示全部楼层
thanks a lot
发表于 2012-11-30 09:54:30 | 显示全部楼层
good!!!!!!!!!!!!!!!!!!!
发表于 2012-11-30 11:09:21 | 显示全部楼层
下下来看看
发表于 2012-11-30 13:12:32 | 显示全部楼层
好东西,下载下来看看啊
发表于 2012-12-1 22:12:51 | 显示全部楼层
shared doc useful thanks
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 22:57 , Processed in 0.021791 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表