在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: ALUOp

[资料] SystemVerilog Testbench Student Guide & Lab Guide 2011.12(可搜寻 PDF)

[复制链接]
发表于 2013-2-21 14:23:59 | 显示全部楼层
这个真好啊,需要,下来看看
发表于 2013-3-2 16:18:14 | 显示全部楼层
知识的力量是无穷的,谢谢楼主
发表于 2013-3-21 14:40:18 | 显示全部楼层
thdskjfhskjfks
发表于 2013-3-21 16:57:30 | 显示全部楼层
thdjghfkfkfkdf
发表于 2013-3-21 22:39:01 | 显示全部楼层
感谢分享
发表于 2013-3-22 02:35:19 | 显示全部楼层
楼主高人啊。佩服,呵呵。
发表于 2013-3-22 16:23:31 | 显示全部楼层
thlkjs;lkvhsjgs sdgshgshjgh
发表于 2013-3-22 22:18:54 | 显示全部楼层
look,look!!
发表于 2013-3-23 09:54:28 | 显示全部楼层
楼主高人啊
发表于 2013-3-28 17:42:32 | 显示全部楼层
is anyone have systemverilog assertion student and lab guide?
pls upload?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-27 19:33 , Processed in 0.020985 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表