静态时序分析 setup holdup问题？

lsqswl · 发表于 2012-10-23 22:28:13

您需要登录才可以下载或查看，没有账号？注册

x

哪条路径最可能setup违例，哪条路径最可能holdup违例，并说明理由。

陈涛 · 发表于 2012-10-23 23:07:49

ABCD里面延迟（包含IO 和clock delay）最大的最可能setup违例，最小的最可能holdup违例

lsqswl · 发表于 2012-10-24 13:07:46

回复 2# 陈涛

陈斑竹的回答貌似具有通用性啊。面试官问这个的时候，我还以为是问这四种路径有什么不同点。比如寄存器到寄存器之间组合逻辑消耗的时间决定了时钟的频率之类的，所以更有可能出现setup违例。

输入到输出的那条路径是怎么回事呢？那个没有时钟啊？

陈涛 · 发表于 2012-10-24 13:54:32

本帖最后由陈涛于 2013-1-3 08:28 编辑

这个真是面试官出的问题？如果不附加其他条件的话，太2啦！

我想了许多可能，但是都可以找到反例，最后只能那么说，算是正确的，其实跟没说一样！

lsqswl · 发表于 2012-10-24 15:21:43

回复 4# 陈涛

恩。面试官也没告诉准确答案，貌似也很少有面试官会说答案的。所以下次要是再被问到同样问题，依旧是老样子。。。。。。

ikey · 发表于 2012-12-31 16:54:30

脑筋急转弯

陈涛 · 发表于 2013-1-3 08:31:20

回复陈涛
输入到输出的那条路径是怎么回事呢？那个没有时钟啊？
lsqswl 发表于 2012-10-24 13:07

登录/注册后可看大图

你只要加了input和output delay后，那条path依然会被timing到

maomao198477 · 发表于 2024-4-28 12:39:44

我的回答是要看SDC情况

[求助] 静态时序分析 setup holdup问题？