后端基本概念讨论专用贴

damonzhao

回复 230# qioip

一般来说，根据项目的需要，都是指定所用的IO cell吧。这样的好处，根据信号的特性去用针对性的IO cell，还有提前确定好IO的Floorplan方案。
让工具例化的话，我觉得工具不会区分是analog的IO还是digital的IO吧。

我前面说的主要是指，IO确定了，剩下的事情就是如何保证连接关系了。
可以手工指定，然后写好连接关系，这个工作前后都可以做，只要保证正确就行。

qioip

回复 231# damonzhao


   哦。谢谢版主。   版主，IO lib 的库文件中有很多IO cell，如何确定 是  digital  还是  analog 用的pad？  

   版主还有就是： ICC 做 DRC或是LVS 的时候，没有像calibre那样，额外再输入DRC或是LVS的规则文件是吧？那这些规则，ICC是从哪个文件获得的？？


    辛苦了版主，谢谢。

damonzhao

回复 232# qioip

1. 看foundry的IO的datasheet、

2. ICC的signoff drc用到了hercules做验证的，自身的只是根据tf的rule进行连线的check。最终signoff检查还是calibre比较全面。

qioip

回复 233# damonzhao


   非常感谢，谢谢版主。

望月春雪

capture clock 和 lunch clock 都是什么意思？ 额 不是字面意思 是做后端时候怎么解释啊？

xmlsmile

我想知道：
1. 怎样确定design需要的是哪个technology file?
2. 运行astro时需要reference library，这个library可以理解为是standard cell & IO & IP 的library么？
    如果没有这些reference library怎么办？这些library是由foundary提供的么？

cool_lovexia

回复 235# 望月春雪

前一级的时钟是launch clock，后一级的时钟是capture clock。这两个概念用在STA时序分析中，用来分析时序违反。

damonzhao

回复 236# xmlsmile


   前端人员会和你沟通的，或者你和前端人员沟通。或者你自己看网表分析下。
有的是需要foundry提供的，有的需要自己用工具转，比如一些macro只提供了lef文件没有mw库

nanfeng2808

信号完整性到底指的什么？怎么理解？设计的时候该注意什么？

无乐不作

回复 233# damonzhao


版主你好,我有三个问题想请教：    1.我是这样做IO PAD 的，在综合好的netlist中手动实例化一些PAD给port，其中有些PAD的是能信号为1/0固定的，那么我该怎么处理呢，直接这样写.enable（1‘b1）；吗？这样的话这个enable信号连接到那里去了呢？是到power/ground ring吗？我见过有些P/G PAD分为core_VDD、core_VSS、IO_VDD、IO_VSS,有可能那些enable信号连接到IO_VDD、IO_VSS吗？
    2.把上面修改过的netlist送人encounter做PR，在STA的时候遇到了问题，错误时没有定义CLOCK，我把SDC文件里的create_clock的source改成CLK_PAD的输入，貌似问题解决了（CTS可以做了），但是clock tree非常小，还是不正确，请教版主，怎么修改SDC文件，这里面应该注意哪些细节？
    3.floorplan的时候用到的DEF文件从何而来，我从来没用过，但是一些教程说可以用这个文件来做FP？DEF从何而来？
谢谢楼主百忙之中帮小弟答疑解惑！