后端基本概念讨论专用贴

damonzhao · 发表于 2013-7-23 09:20:49

回复 232# qioip

1. 看foundry的IO的datasheet、

2. ICC的signoff drc用到了hercules做验证的，自身的只是根据tf的rule进行连线的check。最终signoff检查还是calibre比较全面。

qioip · 发表于 2013-7-23 12:29:02

回复 233# damonzhao

非常感谢，谢谢版主。

望月春雪 · 发表于 2013-7-24 11:17:25

capture clock 和 lunch clock 都是什么意思？额不是字面意思是做后端时候怎么解释啊？

xmlsmile · 发表于 2013-8-8 22:56:44

我想知道：
1. 怎样确定design需要的是哪个technology file?
2. 运行astro时需要reference library，这个library可以理解为是standard cell & IO & IP 的library么？
如果没有这些reference library怎么办？这些library是由foundary提供的么？

cool_lovexia · 发表于 2013-8-12 15:47:22

回复 235# 望月春雪

前一级的时钟是launch clock，后一级的时钟是capture clock。这两个概念用在STA时序分析中，用来分析时序违反。

damonzhao · 发表于 2013-8-20 10:13:01

本帖最后由 damonzhao 于 2013-8-20 10:14 编辑

回复 236# xmlsmile

前端人员会和你沟通的，或者你和前端人员沟通。或者你自己看网表分析下。
有的是需要foundry提供的，有的需要自己用工具转，比如一些macro只提供了lef文件没有mw库

nanfeng2808 · 发表于 2013-8-26 20:56:55

信号完整性到底指的什么？怎么理解？设计的时候该注意什么？

无乐不作 · 发表于 2013-8-27 18:25:12

回复 233# damonzhao

版主你好,我有三个问题想请教： 1.我是这样做IO PAD 的，在综合好的netlist中手动实例化一些PAD给port，其中有些PAD的是能信号为1/0固定的，那么我该怎么处理呢，直接这样写.enable（1‘b1）；吗？这样的话这个enable信号连接到那里去了呢？是到power/ground ring吗？我见过有些P/G PAD分为core_VDD、core_VSS、IO_VDD、IO_VSS,有可能那些enable信号连接到IO_VDD、IO_VSS吗？
2.把上面修改过的netlist送人encounter做PR，在STA的时候遇到了问题，错误时没有定义CLOCK，我把SDC文件里的create_clock的source改成CLK_PAD的输入，貌似问题解决了（CTS可以做了），但是clock tree非常小，还是不正确，请教版主，怎么修改SDC文件，这里面应该注意哪些细节？
3.floorplan的时候用到的DEF文件从何而来，我从来没用过，但是一些教程说可以用这个文件来做FP？DEF从何而来？
谢谢楼主百忙之中帮小弟答疑解惑！

e07610230 · 发表于 2013-8-27 20:36:11

回复 manshy

DFF可以简单的看成是两个latch串联在一起构成的，前一个latch低电平有效，后一个latch高电 ...
liuada001 发表于 2012-8-8 01:25

登录/注册后可看大图

可以这样理解吗？我也这样理解的。。。

damonzhao · 发表于 2013-8-28 08:57:13

回复 239# nanfeng2808

Signal integrity is the ability of an electrical signal to carry information reliably and resist the effects of high-frequency electromagnetic interference from nearby signals.
推荐你找来PT-SI的user guide看看先

[讨论] 后端基本概念讨论专用贴

站长推荐 /2