uart部分的代码疑问

godspeed1989 · 发表于 2012-6-17 19:08:48

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

/* 把要发送的数据拷贝到tx_rdy_data  */
always @ ( posedge clk or posedge rst )
if ( rst )
tx_rdy_data <= 8'b0;
else if ( tx_vld & txrdy ) <<===  这里为什么使用txrdy进行判断？？？【#】
tx_rdy_data <= tx_data;
else;
………………
/* 发送状态 */
always @ ( posedge clk or posedge rst )
if ( rst )
tran_vld <= 1'b0;
else if ( tx_vld )
tran_vld <= 1'b1;  <<===这里【*】
else if ( tran_vld & rx_en & ( tran_cnt== 4'd10 ) )
tran_vld <= 1'b0;
else;
………………
assign txrdy = ~tran_vld;

感觉逻辑上有问题，因为txrdy = ~tran_vld，而tran_vld又会在tx_vld=1的情况下变为1【*】，故txrdy = ~tran_vld=0。
那么，得出tx_vld & txrdy = 1 & 0 = 0。
虽然感觉逻辑上有问题，可是，测试中没有出现问题。【#】处改为if ( tx_vld ) 也能用。

上图仿真中rxrdy为0，可是仍然将rx_data拷贝到了rx_rdy_data。

希望作者可以解释。

free-arm · 发表于 2012-6-17 19:57:04

谢谢阅读。下面我详细解释一下这两个信号：

tx_vld/tx_data[7:0]是一个周期的信号组。在tx_vld==1'b1时，在接下来的一段时间内，会把tx_data[7:0]串行送入。这段时间是一个比较长的时间：持续发送起始位、8 bit数据、奇偶校验位和停止位。那么在这段时间内，就不能二次接受tx_vld/tx_data[7:0]，原因在于在这段时间，被上一次发送字节占用了。因此，我们使用tran_vld==1'b1表示发送字节忙，不能接受二次字节发送。

相应的，tx_rdy= ~tran_vld表示可以接受第二字节的标志。那么 tx_rdy_data必须在tx_vld和tx_rdy同时等于1的时候，才会有效接收第二字节。如果你把tx_rdy去掉，那么可能出现这样的状况：你正在发送第一字节（tx_rdy_data)，正在发送的过程中，第二字节申请，接受下来，写入tx_rdy_data，那么第一字节发送的字节已经被你改变，第一字节就被破坏。

你可能把tx_vld和tran_vld搞混淆了。tran_vld在tx_vld==1时置位，在发送结束时，tran_vld变为0，表示该字节发送完毕，可以发送新字节了。所以tran_vld会持续一段时间。

free-arm · 发表于 2012-6-18 10:09:36

回复 1# godspeed1989

感觉逻辑上有问题，因为txrdy = ~tran_vld，而tran_vld又会在tx_vld=1的情况下变为1【*】，故txrdy = ~tran_vld=0。
那么，得出tx_vld & txrdy = 1 & 0 = 0。

tx_vld会让tran_vld变成1，不过是在下一个周期，当下这个周期，tran_vld仍然等于0，因此tx_vld & tx_rdy = tx_vld & ~tran_vld还是有效的。

虽然感觉逻辑上有问题，可是，测试中没有出现问题。【#】处改为if ( tx_vld ) 也能用。

[#]处去掉tx_rdy则不能保护tx_rdy_data，原因在于发送第一个字节，也就是发送tx_rdy_data的过程中，tx_vld==1将把tx_data写入tx_rdy_data；那么在发送第一字节时，会陡然变成发送第二字节了。