在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1779|回复: 1

[求助] PLL的建立时间的问题。

[复制链接]
发表于 2012-5-3 16:26:29 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大侠们,我刚刚开始接触PLL,我想问一下PLL的建立时间是如和求解的?如果phase margin的条件 不满足,PLL是否能够锁定?
我们经常讨论的是locking time ,而不是setting time,所以想问下phase margin对于PLL的锁定有何联系,小弟不才,请各位高手赐教?感激不尽。
发表于 2012-9-5 22:30:32 | 显示全部楼层
应该是:phase margin 越大,PLL的locking time 越长;phase margin的大小与PLL系统的阻尼系数成正比的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-5 23:13 , Processed in 0.017119 second(s), 11 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表