如何提高Verilog的设计水平？

悉你 · 发表于 2012-6-5 05:32:52

Verilog只是一个工具，面向问题，进行设计，对数字电路的理解才会不断地加深，这样设计水平就会相应地增强。

yqjykn · 发表于 2012-6-13 19:39:06

手能生巧....

leasor · 发表于 2012-7-3 20:24:48

呵呵，

hussarx · 发表于 2012-7-5 16:01:23

受教了!

alexjakson · 发表于 2012-8-8 08:17:50

发散思维，不错啊，多感悟一些就有机会提高

574920045 · 发表于 2012-8-23 10:52:38

哎，终于找到组织了

djbgreen · 发表于 2012-8-31 16:55:21

前面的大虾，经验值得学习

574920045 · 发表于 2012-9-13 15:41:36

回复 1# free-arm

什么时候出M0的书啊，很期待啊

lxy2730 · 发表于 2012-9-17 20:28:37

我觉的，要对数字电路中的状态机熟悉，并掌握好

caijiangzheng · 发表于 2012-10-6 22:54:42

谢谢受教了

[原创] 如何提高Verilog的设计水平？