设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 开源CPU设计（Risc-v,OpenMips等） › RISClite开源ARM兼容CPU设计 › 如何提高Verilog的设计水平？

1 2 3 45 / 5 页

返回列表发新帖

楼主: free-arm

[原创] 如何提高Verilog的设计水平？

发表于 2013-7-12 15:10:16 | 显示全部楼层

熟能生巧啊，比艺术创作还是简单多了。呵呵

回复支持反对

使用道具举报

发表于 2013-7-21 13:41:33 | 显示全部楼层

回复 8# lxing_1988

非常支持8楼的说法，全面的了解自己要设计的电路，代码一定写的很完美！！！！！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2017-1-24 16:12:55 | 显示全部楼层

THANKS FOR SHARING

回复支持反对

使用道具举报

发表于 2019-7-11 11:22:28 | 显示全部楼层

楼主好人一生平安

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

1 2 3 45 / 5 页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-30 01:57 , Processed in 0.013743 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表