异步时钟之间怎么设置constraint检查setup和hold？

amd2010 · 发表于 2012-4-9 10:39:48

您需要登录才可以下载或查看，没有账号？注册

x

如果周期分别是2NS和6.8NS的的时钟之间数据有交互，该怎么样去设置constraints 。
包括setup和hold。特别是hold

otogyg · 发表于 2012-4-9 14:25:48

回复 1# amd2010

这种跨时钟域的，一般都是设计来保证的，一般不会对这样的路径做时序检查。

一定要检查的话，貌似要用专门的工具。比如cadence 的cdc。

没做过这个，不知楼主的情况。

michaelll · 发表于 2012-5-23 00:14:00

回复 2# otogyg

你好，我想问一下，异步的情况下时序是怎么通过设计来保证的？

chip_guy · 发表于 2012-5-23 08:05:17

回复 1# amd2010

问个问题，你说的这个异步时钟，应该指的是async的电路是吧。
如果是，这两个不同时钟域之间，在NOSI的情况下，有Check Setup & Hold吗？

[求助] 异步时钟之间怎么设置constraint检查setup和hold？