关于PFD中的cycle slip

不死的心 · 发表于 2012-3-17 15:05:05

您需要登录才可以下载或查看，没有账号？注册

x

求各位大牛，目前这种现象有解决的办法吗？
求指导！

twfly · 发表于 2012-3-17 23:08:55

你这个是cycle slip么？是正常的上升沿触发充放电啊。。

cocapepsi · 发表于 2012-3-18 10:05:04

是啊，这个结果很正常啊。

btismylove · 发表于 2012-3-18 12:00:29

對啊!我也覺得這個結果很正常。

amodaman · 发表于 2012-3-18 12:39:26

这个电路为什么没有对频率纠错的能力？看上去频率差很远嘛，光是对相位纠错是不够的。

不死的心 · 发表于 2012-3-19 10:21:46

回复 5# amodaman

正是由于相位和频率都不同才会出现这种情况，延长了pll的锁定时间呀

amodaman · 发表于 2012-3-19 10:44:41

贴一下你的PFD电路看看，我觉得锁定过程也不应该是这样的。在频率没有锁定的情况下，对相位纠错是没有意义的。

不死的心 · 发表于 2012-3-19 15:21:19

回复 7# amodaman

这个是我在一张ppt上看到的想找到相关的文献看看

amodaman · 发表于 2012-3-19 19:04:05

在我看来这个离锁定还远着呢。

daodai · 发表于 2012-3-20 12:52:06

PLL Performance.Simulation.and.Design.Handbook.3rd.Edition 在里面搜cycle slip

[求助] 关于PFD中的cycle slip