采样保持电路中碰到的问题~

novaming · 发表于 2012-2-10 02:41:37

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 novaming 于 2012-2-10 02:51 编辑

用到Pipeline adc里的第一级的采保~ADC的指标为10bit, 40Ms/s， 0.13um工艺，3.3v电源电压，参考电压Vref=1.2v~~~结构式经典的四电容的电荷重分布式，放大器的共模输入电压是Vcmi=1.1v，共模输出Vcmo=1.6v，即上摆至VR+=2.2V, 下摆至VR-=1V~~~
放大器用的套筒式cascode, 加了一个gainboosting运放, 开环增益做到了90dB, GBW=470Mhz, 采样电容取的0.6pF~~~稳定性没问题~
我输入差分信号给的是一个斜坡信号（从-1.2V保持1.5us然后缓慢斜坡上升至1.2V再保持1.5us）,问题是，我的采样保持带上后级的MDAC一起仿真时，采到斜破上点的精度老是差个1.5mV-2mv左右（希在0.6mV以内），而采到最大值如1.2V和-1.2V时，精度完全够（28uV)，信号建立没有ring，稳定后相当平坦，可以确定不是速度后来把所有的开关换成理想的，还是不见效果~~~

考虑过共模输入点偏移引起的增益不够的问题，但从仿真结果来看，那些采不准的点处的增益也90db左右~~

更令我不解的是，我将这些建立不准的点，换成直流信号给到采保电路单独仿时，保持的精度又完全够~~`真不知道哪儿出了问题？

求问各位大侠，能指出可能是哪儿的问题吗？先谢了~
没法上图，只能这样敲字了~

novaming · 发表于 2012-2-10 12:11:03

自己顶起~

tianbian360 · 发表于 2012-2-13 09:57:56

小弟，的确如此。
在如此高速度上要求精度，也就要求你的增益在这个频率上也要足够。你的dc增益够了，所以你dc点是对的，但是你在动态中（该频率点）就不能保证了。

wocaishidac · 发表于 2012-2-13 20:43:46

有可能是采样开关的clock skew引起的，检查一下采样开关控制信号的驱动能力是否够

novaming · 发表于 2012-2-16 22:32:28

多谢LS两位，我再去看看~~

[求助] 采样保持电路中碰到的问题~

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2