IC6151破解版32/64bit

esadtokat

由于MTC36_system.vhd程序有太多110个端口，
这实现了110分配问题
在virtex 5中，MTC_a1tcore.vhd程序旨在减少
110个端口通过存储这36个滞后，36个intf，intp，一个
将每个数据的总数和总和设置为RAM模块
而不是把它们放在110上。

esadtokat

MTC_all_core.vhd程序是合成的
通过ISE版本9 .2工具在XC5 vlx330上实现。

esadtokat

桌子
图1和图6显示了资源成本，速度和寄存器
模块的传输级别（RTL）示意图。

esadtokat

采取以下步骤来验证36的功能
滞后相关器元素。

esadtokat

第一步：在Matlab中设计一个可以模拟的程序
本文前面指出的36滞后相关函数。

esadtokat

然后
使用正弦器皿作为刺激物并获得预期
该计划的相关结果。 绘制结果
在图9和图10中用红色表示。这将按预期使用
在接下来的步骤中进行VHDL仿真的结果。

esadtokat

在步骤2和3中，VHDL的两个测试平台文件都是
旨在使用标准VHDL的“textio”库来阅读
来自文本文件的数据，其中包含正弦波的所有数据
刺激。 数据以时钟速率加载到串行总线上
10 us并发送给被测相关器元件。 当它
到达文本文件的末尾，测试台程序将发送一个
发出信号停止相关器，然后收集auto的结果
相关函数来自它。

esadtokat

测试使用2种正弦波刺激，一种
周期为62.8“另一个为628”。刺激信号
在I 5 *（1 + sin（x））中表示的是对图中“data_in”信号的馈送。
2，我们可以看到x在步骤中是否从0增加到30 7.1
0 .1，它给出了62.8的周期。 如果x从0增加到30.71
在步骤O.oJ，期间将是628'。

esadtokat

当data_in为15 *（1 + sin（x））且T = 62.8时，测试结果
来自Modsim的显示在图7中，其中“滞后”阵列存储
自动相关的36x64位导致36滞后。“INTF*”
和“intp *”是8的对称归一化的数据集
诸如“Int I”之类的阶段用于具有8个数字的第一阶段
“data_in”信号是正弦波刺激，“术语”是
刺激数据的总数（30 72），“intc”是总和
这些刺激数据。

esadtokat

模拟结果为36滞后多，相关器为
用于正弦波刺激的最终后合成模块
T = 62.8，T = 628，绘制在图9和图10中。红色
这些图上的曲线是Matlab程序的仿真结果
（步骤1），在ISE上进行VHDL后合成仿真结果（步骤1）
3）以黑色曲线显示。 此外，1024'1'线性
显示了Matlab的相关器模拟结果
与多方法比较的目的，显示
这两种方法在滞后之前都非常接近
来到正弦波刺激时期。