IC6151破解版32/64bit

esadtokat · 发表于 2018-9-12 14:20:51

桌子
图1和图6显示了资源成本，速度和寄存器
模块的传输级别（RTL）示意图。

esadtokat · 发表于 2018-9-12 14:21:50

采取以下步骤来验证36的功能
滞后相关器元素。

esadtokat · 发表于 2018-9-12 14:22:46

第一步：在Matlab中设计一个可以模拟的程序
本文前面指出的36滞后相关函数

esadtokat · 发表于 2018-9-12 14:24:07

然后
使用正弦器皿作为刺激物并获得预期
该计划的相关结果。

esadtokat · 发表于 2018-9-12 14:25:21

绘制结果
在图9和图10中用红色表示。

esadtokat · 发表于 2018-9-12 14:26:37

这将按预期使用
在接下来的步骤中进行VHDL仿真的结果。

esadtokat · 发表于 2018-9-12 14:27:57

第2步：此步骤用于Modsim功能模拟。

esadtokat · 发表于 2018-9-12 14:30:00

首先
设计VHDL中的测试平台程序，称为
“test bench.vhd”并且可以测试MTC36_system.vhd
相同
-
步骤I中使用的正弦波，通过从外部文本文件中获取数据形成正弦波，然后运行
模拟Modsim并把结果
从36滞后相关器元素得到
另一个文本文件，来自Matlab
程序获取相应的滞后数据
进行对称归一化然后绘制
结果与步骤I相同。

esadtokat · 发表于 2018-9-12 14:31:39

步骤3：该步骤用于后期合成
模拟，我们使用Test bench文件
“Test_bench_mem.vhd”在ISE中进行测试
“MTC_all_coreJeadout.vhd”模块当中
包含36滞后相关器的模块
并且滞后记忆

esadtokat · 发表于 2018-9-12 14:33:23

测试台模块
从滞后的RAM中读出结果
合成模块并写入外部
文本文件

IC6151破解版32/64bit

站长推荐 /1