IC6151破解版32/64bit

esadtokat · 发表于 2018-9-13 11:18:46

这里讨论的256元相关器系统设计
需要提取光子计数和相应的像素
来自VIPIC中读出组的16个串行总线之一的地址
所有命中的数据位和lOllS帧的IOns速率
256像素。

esadtokat · 发表于 2018-9-13 11:20:16

每个像素的光子计数需要
管道在该范围内的相关器系统中排列和传播
1.到128.对称归一化自相关
函数g（n），滞后1到8•随着增加
步骤1.和2m + I + 2m1
到2m + 2•增加2mI的步长

•其中m为2到8，总共36个不同的滞后与lOllS•

esadtokat · 发表于 2018-9-13 11:21:32

存储计算结果的存储深度需要
64位用于运行长时间自动关联。 g（n）为所有人
497
像素应该由64位并行的外部时钟读出
公交车顺序

esadtokat · 发表于 2018-9-13 11:23:32

这项工作的目标是设计
VHDL 36滞后相关器元件和256个这样的系统，具有最小逻辑元件，通过利用
管道内存RAM，桶形移位器DSP结构。

esadtokat · 发表于 2018-9-13 11:26:05

该设计
流程包括架构，VHDL描述，
仿真和综合在Xilinx工具中进行仿真
FPGA芯片，其中XC5VLX330用于36滞后相关器
元素合成开始和XC6VLX550T，
XC6VLX240T用于256通道（单元）相关器
系统综合后来证明了逻辑如何
通过优化的硬件架构减少元素。

esadtokat · 发表于 2018-9-13 11:28:10

由于相关器需要满足1到1024•动态
范围，每个。需要一个产品总和（SOP）单位。

esadtokat · 发表于 2018-9-13 11:29:50

36
滞后多。采用如下描述的相关器结构
通过最小化SOP来满足所需的动态范围
资源在开始时和之后是更集中的SOP
使用结构。

esadtokat · 发表于 2018-9-13 11:31:02

在36滞后相关系统中，自相关函数为
36种不同。由并行结构同时计算
DSP的。整个系统分为8个阶段。

esadtokat · 发表于 2018-9-13 11:32:50

第一阶段，在图2中称为8 _lags _ correlator，是
计算自相关函数从1到8•with
增加步骤1•。

esadtokat · 发表于 2018-9-13 11:34:17

从第2阶段到第8阶段的阶段，
在图3中称为4滞后相关器，是计算出来的
autocorrelatio 功能从2n + I + 2n-l•到2n + 2•with
增加2n-1的步骤•其中n =阶段编号。

站长推荐 /1