数字后端 FAQ （2/11更新到时序收敛）

wenyantao

好好学习下.

cathzhou

好东西，对初学者很有用

小小舟

看了你几个帖子 真心受益匪浅 膜拜大神

chengnoon

见识了。。。。。。

HADIST

陈涛版主，真是大牛啊！兢兢业业！

qioip

回复 3# 陈涛

版主，我想问一个 有无符号数运算 综合的问题，我没有仿真综合后的网表进行求证，就直接来问问吧：表达式1：
reg [4:0] result,a,b;
assign result=$signed(a)+$signed(b);


DC综合的时候报，Warming： signed to unsigned assignment occurs. (VER-318)
其中，DC对VER-318的说明中有一段是，“According to Verilog  standard  2001,  the  tool  converts  the  signed operand a to an unsigned value in the second assignment.  The a operand is not sign-extended and the Presto HDL Compiler issues  the  following warning message: signed to unsigned conversion occurs ”


问题1：
这是说，在表达式1中  其实等价于这个表达式 result=a+b；？？


但是，IEEE_std_1364-2005  P65  却说5.5.1 Rules for expression types
The following are the rules for determining the resulting type of an expression:
— Expression type depends only on the operands. It does not depend on the left-hand side (if any).
问题2：
就是说，其实运算时的符号是由RHS的操作数决定的，与LHS无关，
是这个意思吗？ 若是的话，这不就跟DC自己的解释矛盾了？

问题3：
DC读入的verilog的RTL代码，能加参数 区别是 95,01，还是05的 语法规范吗？

问题4：
表达式2：
reg [4:0] result；
reg signed [4:0]a,b;
assign result=a+b;

表达式2与表达式1 ，是等价的吧？


谢谢

spauls

Can I get document on Physical Verification.

edongh

楼主太好了，急需啊。。。谢谢

sdustyj

O(∩_∩)O谢谢版大的总结，实用宝典啊~

wxshuai89

好东西