STA clock穿越reg问题

supercainiao · 发表于 2011-11-29 23:35:17

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

遇到这么个问题，用ETS作时序检查。

这样一个简单的电路：
时钟ck到一个叫Gating的reg，打出一个gating信号G，然后G与ck走到一个gating cell（一个简单的与门）
在生成的时序报告中，信号G也被ETS认为是时钟ck的path，也就是说ck穿越reg到G，再到gating cell输出也认为是时钟ck的一条路径进行timing分析，并且因为G被认为是ck的一个path，所以G不被认为是gating信号，那个gating cell也不进行clock gating检查

未命名.JPG

如何让工具不穿越寄存器？
请指教，谢谢

icfbicfb · 发表于 2011-11-30 09:03:55

你这个 gating cell是icg 还是 latch，如果是icg， clk肯定穿过啊，是必然的
是latch，就会停下

建议用icg吧，别用离散的gating cell，

实在ets不认这种gating，你就用set_clock_gating_check -setup -hold [get_pins XXX ]
显式的指出就好了，

lz1920 · 发表于 2011-11-30 23:56:59

在and gate 的输出端generate clock了吧？没有generateclock的话按道理不会认为Q端也是clock的啊，若是有generateclock，直接把这个generate clock去掉好了。

kulong168 · 发表于 2011-12-1 12:34:24

set_disable_timing -from G -to Q [get_cell u_latch]

[求助] STA clock穿越reg问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1