在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3633|回复: 5

[求助] 请教一下关于芯片引脚分配的问题

[复制链接]
发表于 2011-9-17 15:00:55 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
大家好,这几天在看 DDR2 SDRAM 控制器的IP核,调用这个IP后,再没有添加别的东西了,然后编译。因为调用IP的时候 QII 给出了testbench,所以想仿真下。

     但是现在出问题了,编译的时候到了布局布线这块就过不去了,提示分配引脚失败。就结束了。

     有人说 Q II 有自动分配引脚的功能,所以想请教下,怎么设置这个自动分配引脚呀,多谢啦。
 楼主| 发表于 2011-9-21 12:31:20 | 显示全部楼层
顶顶更健康
发表于 2011-9-22 10:57:42 | 显示全部楼层
1、生成DDR2 IP核,根据你的板卡选择合适的速度等级和DDR2参数模块
2、将example_top.v设置成顶层,这个可以满足你验证DDR2_IP核,记得添加相应的*.v信号
3、运行你生成DDR2核时自带生成 (ddr2ip核名称).tcl,并添加(ddr2ip核名称).sdc到工程中
4、直接编译或者加SignalTap都可以,第3步是最重要的,userguild你可以看看
 楼主| 发表于 2011-9-22 11:35:00 | 显示全部楼层




多谢啦,我运行了自带的tcl文件,果然可以编译通过了,但是tcl并没有分配引脚,只是修改的输出引脚的IO standard。
请问是不是这样的?
发表于 2011-10-11 08:21:35 | 显示全部楼层
楼主,你好,我最近也在做这方面的工作,正在画电路图,有资料说最好要quartus自动分配管脚,但是却找不到如何自动分配,请教您一下,谢谢
 楼主| 发表于 2011-10-11 16:38:51 | 显示全部楼层
回复 5# gxm323


    这个我也不会,现在也没搞懂,爱莫能助了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-17 20:16 , Processed in 0.036204 second(s), 12 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表