pt 时序分析

pursuedream

下面是pt分析的结果图片，有两个问题请教大家。

pt 静态时序分析

din_pad[5] (in)  这个怎么会出现22.39ns的延时？好奇怪，不知道从何而来？
下面clock network delay (propagated)  1.10ns ,但是我在astro里面 skew analysis 显示的从输入到 instance/u0/artisan_sdp/CLKB(sram10_256) 只有0.3ns，为什么在这里变为1.10ns了？

icfbicfb

首先report timing , expanded clock tree , 看整个clock tree delay，
可能有source delay，

report_timing -cap -trans -input  , 看看load/slew特别大么，

再看看sdc，这个port上加了啥， 比如delay , cap ,load 等

snojasper

是不是没有 set_drive?

pursuedream

回复 2# icfbicfb

谢谢高手啊，果然是cap 很大啊，都不知道这个2.2 是怎么来的。
CLK上也用了这样的 pad ，怎么就没出现这样的情况呢。

ttder

回复  icfbicfb

谢谢高手啊，果然是cap 很大啊，都不知道这个2.2 是怎么来的。
CLK上也用了这样的 pad ...
pursuedream 发表于 2011-8-29 17:10

                               
登录/注册后可看大图

    应该是你set_max_tran 弄出来的，看看你的sdc文件。是否在input port上设过。

icfbicfb

PDIDGZ 是 普通input pad，没啥特殊的，
看sdc吧， set_input_trans, set_load 等，


clock pad 也可以查的 report_timing -path full_clock_expanded ,

pursuedream

回复 5# ttder


   看了SDC文件，我没有加set_max_tran。

pursuedream

回复 6# icfbicfb


    我没有加set_max_tran  3楼那张图中re_pad 和inpad_re/PAD 的 tran 变为30多了。

haha999

学习一下。。。

1033179387

学习学习！