input delay和output delay的最大、最小值依据什么设置？

staceyhoney5 · 发表于 2011-7-24 19:38:14

您需要登录才可以下载或查看，没有账号？注册

x

TomPaul · 发表于 2011-7-24 21:15:37

如果你做的是chip，找系统级的人问问
如果你是chip中的一部分，那就跟负责其他block的哥们问问

sflash008 · 发表于 2011-7-25 09:19:30

楼上的，你太有才了，回答的滴水不漏。

vampire0322 · 发表于 2011-8-1 15:35:26

工艺厂商会给你提供一个值,你可以去查

minstar · 发表于 2011-8-1 15:59:25

一般情况下后端不能确定,问前端

minstar · 发表于 2011-8-1 16:06:21

回复 5# minstar

Block 级的按照工具报的设

icfbicfb · 发表于 2011-8-2 12:32:44

一般外面设70% clock period ，就行了，

里面已经很紧了，

lik0604 · 发表于 2011-8-2 21:04:26

约束比较紧的话，可以是时钟周期值的40%。
input和output delay,个人经验是25%时钟周期.

lik0604 · 发表于 2011-8-2 21:05:07

约束比较紧的话，可以是时钟周期值的40%。
input和output delay,个人经验是25%时钟周期.

愚人ぅ林 · 发表于 2011-8-7 13:18:15

如果外接reg，就要根据setup和hold来算吧。工具计算reg2out时是把你设置的output_delay认为是外部delay，以此来计算ren2reg的是时序。所以。我认为2L说的问系统的外部要接什么器件，外部的时序要求是比较严谨的做法

[求助] input delay和output delay的最大、最小值依据什么设置？