LDO 设计一个很奇怪的问题

samuelyou · 发表于 2011-3-15 11:28:48

“BTW,现在为了将LDO的PSRR做的高，很多公司的LDO相位裕量都很小，
如果留个45度，60度，稳定性没问题，但是PSRR很低，没有竞争力”

可以明确的告诉你，这个思路是不对的，只是有人没做好，就造成了这种误区。好的LDO稳定是第一位的，PSRR 有很多提高的办法，确实很难，但是不是没办法。

另外，建议你不要tape out一个连仿真都没过45的产品，失败几率极大！

samuelyou · 发表于 2011-3-15 11:32:38

另外我建议你换一家公司吧，你的老大或者其他领导都没有阻止你这么做，说明他们不懂，你没有太多可以学习的地方。机会主义对IC设计来讲很危险！说的不好听，见谅！不过是实话。

confiope · 发表于 2011-3-15 12:54:05

另外我建议你换一家公司吧，你的老大或者其他领导都没有阻止你这么做，说明他们不懂，你没有太多可以学习的 ...
samuelyou 发表于 2011-3-15 11:32

登录/注册后可看大图

-------------
他们确实不太懂，
之前逆向做的LDO相位裕量不够，比我做相位裕量更小，
但确实能稳，
现在我只想找到原因

samuelyou · 发表于 2011-3-15 13:26:50

那你要从寄生参数来考虑，比如PAD的电容，bonding的电感、电阻，外部器件的寄生参数也要考虑进去，不同的应用外面的电容不同。以及工艺的偏差，有没有造成带宽、零极点的明显变动，这个很重要，比如内部电阻电容便宜模型造成的参数变动。总之要相信理论，特别是成立了很久的理论！

helianalog · 发表于 2011-3-15 15:09:00

楼主，你reverse出来的电路对吗？
感觉phase margin不可能就只有几度的啊？
pole/zero分析准确吗？

confiope · 发表于 2011-3-15 15:34:37

回复 15# helianalog

reverse电路没问题，而且我们已经流片出来验证了，
完全不改的，负载电容esr设为10毫欧姆时，相位裕量确实只有几度，

而我改动之后，负载电容的esr同样设为10毫欧姆时，相位裕量有30度，
结果我改的反而不好。

helianalog · 发表于 2011-3-15 23:12:33

回复 16# confiope

那reverse的那个片子的datasheet里有讲他们用多大的电容吗？esr范围有提到过吗？
那个电路的pole/zero位置你有研究过吗？dominant-pole是在输出还是在其它地方？
你改动后的电路的pole/zero位置呢？

zealotyao · 发表于 2011-3-15 23:25:07

回复 16# confiope
PM只有几度的话，即使最后可以稳定，瞬态响应也会产生很多振铃，既然模拟的和实际的对不上，只能说明模拟的条件不够真实，一般model没有明显问题，还是找找是否有寄生电容漏了

sh_0119 · 发表于 2011-3-15 23:39:06

学习了，谢谢lz

confiope · 发表于 2011-3-16 09:26:16

回复 confiope

那reverse的那个片子的datasheet里有讲他们用多大的电容吗？esr范围有提到过吗？
那个 ...
helianalog 发表于 2011-3-15 23:12

登录/注册后可看大图

---------------
负载电容1uf，
为陶瓷电容，esr很小的，
不需要esr来稳定，不能用电解电容，
主极点是变化的，轻载时主极点在输出级，
重载时在运放第一级，
后面有零点补偿

[求助] LDO 设计一个很奇怪的问题

站长推荐 /1