LDO 设计一个很奇怪的问题

confiope

设计一个LDO
把我弄的烦死了，
是这样的，
原来逆向了一个别人的LDO芯片，
相位裕量差不多是几度，
但是流片出来，
用1uF的负载电容，能稳定，不振荡，

而在此基础上，改进了补偿，
设计了两个，一个有30度相位裕量，一个十几度的相位裕量，
但是用1uf的负载电容，都不稳，需要10uf的陶瓷电容，
请问这是什么原因，

是PAD的寄生效应吗，
我加了寄生电感，bonding 线的寄生，但是
仿真下来，相位裕量大的，还是大。
但是为什么流片结果就和仿真结果相反呢？
请高手指导！

sean_4413

回复 1# confiope


    你把你的结构贴出来啊

guang3000

我有一点怀疑LDO的稳定性是否改进了

建议对比修改前后的闭环阶跃响应曲线。

若有过冲，比较过冲相对与阶跃量的比值。

搞清楚两条曲线的过冲是由以下的两者中的那一种导致：

1. 左平面的闭环共轭复极点，通过零极点分析得到这个共轭复极点的实部和虚部，并进行比较

2. 几个指数项的衰减造成了过冲，这个过冲不是由减幅振荡导致。如果原来的设计是这种，或者会比修改后的设计稳定性更高

xiaowanzi88

你有把增益欲度考虑进去吗？Bode图只是片面地分析环路的稳定性，如果不做根轨迹无法保证你设计的LDO是稳定的。再者，PDK的model很准吗？设计时留有足够的相位欲度吗?如果PM才几度，老板就让拿去流片，我觉得是严重的质量事故。国内ICer的科研态度值得怀疑，如果客户拿到Loop测试曲线的Datasheet，估计没几家厂商敢买。

cqmyg5

cap的esr算进去了吗？以前我做过一个ldo，裕度只有30度，但流片很稳定。我觉得ldo瞬态仿真更重要

sdmout

add a small resistor (0.1~2 ohm) in serial with your 1 uF capacitor, and see if its stable.

confiope

add a small resistor (0.1~2 ohm) in serial with your 1 uF capacitor, and see if its stable.
sdmout 发表于 2011-3-13 18:46

                               
登录/注册后可看大图

    ------------------------
通常仿真时，负载电容的esr电阻约为0.01欧姆，
如果加到0.1欧姆，那么三种情况下的 相位裕量都能提高

confiope

cap的esr算进去了吗？以前我做过一个ldo，裕度只有30度，但流片很稳定。我觉得ldo瞬态仿真更重要
cqmyg5 发表于 2011-3-13 15:15

                               
登录/注册后可看大图

    ----
考虑过

confiope

我有一点怀疑LDO的稳定性是否改进了

建议对比修改前后的闭环阶跃响应曲线。

若有过冲，比较过冲相对与 ...
guang3000 发表于 2011-3-13 03:03

                               
登录/注册后可看大图

-------------------
阶跃响应时，输出电压没有超过稳定时的值的，
在上升的过程中，有一个小的过冲，幅度很小

confiope

你有把增益欲度考虑进去吗？Bode图只是片面地分析环路的稳定性，如果不做根轨迹无法保证你设计的LDO是稳定的 ...
xiaowanzi88 发表于 2011-3-13 11:27

                               
登录/注册后可看大图

    ----------------
模型是有点不准，但不会相差很大，
现在我怀疑是不是一些寄生的东西，没有考虑进去。
现在考虑的有，
电容ESR ,功率管esr（在P功率管的漏端加），vout PAD 电感等因素。

BTW,现在为了将LDO的PSRR做的高，很多公司的LDO相位裕量都很小，
如果留个45度，60度，稳定性没问题，但是PSRR很低，没有竞争力