设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Bus protocol(AXI4) SystemVerilog Assertions Checker

1 234 5 6 7 8 / 8 页下一页

发新帖

楼主: ricky000a

[资料] Bus protocol(AXI4) SystemVerilog Assertions Checker

发表于 2011-5-18 09:29:32 | 显示全部楼层

thanks!

回复支持反对

发表于 2011-8-23 15:17:21 | 显示全部楼层

多谢多谢

回复支持反对

发表于 2011-8-24 01:11:38 | 显示全部楼层

THANKS LZ

回复支持反对

发表于 2011-8-24 23:20:17 | 显示全部楼层

这样的资料好啊，下载了

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-8-26 00:40:33 | 显示全部楼层

thank you

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-9-8 18:01:12 | 显示全部楼层

hao dongx

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-12-5 17:05:00 | 显示全部楼层

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-1-6 09:28:27 | 显示全部楼层

ddddddddddddddddd

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2012-1-8 00:34:57 | 显示全部楼层

回复 1# ricky000a

thank you very much

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-1-9 14:30:08 | 显示全部楼层

thanks!

回复支持反对

1 234 5 6 7 8 / 8 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-16 22:31 , Processed in 0.021596 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表