设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Bus protocol(AXI4) SystemVerilog Assertions Checker

1 2 3 4 5 678 / 8 页下一页

发新帖

楼主: ricky000a

[资料] Bus protocol(AXI4) SystemVerilog Assertions Checker

发表于 2017-3-19 10:07:30 | 显示全部楼层

6666666666666

回复支持反对

发表于 2017-3-19 16:21:50 | 显示全部楼层

thanks for sharing

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2017-4-11 20:15:43 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2017-10-19 11:28:55 | 显示全部楼层

thanks for sharing

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2017-10-19 11:55:10 | 显示全部楼层

Thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-1-28 15:55:02 | 显示全部楼层

回复 1# ricky000a

多谢分享！！

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-2-4 08:56:11 | 显示全部楼层

感谢楼主分享！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-2-4 11:36:58 | 显示全部楼层

回复 1# ricky000a

Thank you for sharing

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-11-21 06:41:14 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2020-3-21 11:36:43 | 显示全部楼层

谢谢分享~~~

回复支持反对

1 2 3 4 5 678 / 8 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-26 00:46 , Processed in 0.020477 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表