设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Bus protocol(AXI4) SystemVerilog Assertions Checker

123 4 5 6 7 8 / 8 页下一页

发新帖

楼主: ricky000a

[资料] Bus protocol(AXI4) SystemVerilog Assertions Checker

发表于 2011-2-18 22:44:33 | 显示全部楼层

好东西，下来看看，顶起来

回复支持反对

发表于 2011-2-18 23:41:47 | 显示全部楼层

谢谢分享，谢谢分享，里面有说明的

回复支持反对

发表于 2011-2-19 13:38:12 | 显示全部楼层

感谢分享资料

回复支持反对

发表于 2011-2-21 10:12:37 | 显示全部楼层

dddddddddddddddd

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-2-21 16:23:29 | 显示全部楼层

谢谢，正学习sv assertion

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-2-26 15:14:20 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-4-25 14:42:02 | 显示全部楼层

XIEXIEXIE

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-4-25 14:43:39 | 显示全部楼层

XIEXIEXIEXIE A

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-5-6 23:55:44 | 显示全部楼层

duoxie

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-5-10 11:32:26 | 显示全部楼层

very good

回复支持反对

123 4 5 6 7 8 / 8 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-26 00:45 , Processed in 0.022963 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表